Tillståndstabell

En tillståndstabell motsvarar sanningstabellen för ett kombinatoriskt nät. Den är lite mer komplicerad eftersom förutom insignaler och utsignaler även måste tillståndet tas med.

    S0 S1 S1B S2 S3 S4 S5 S6 S7 S8 S9
  NOP * R * Om INT = 1 då state8
0 00000–000 DIN WIR S8 => WST, SPA, WPC, Copy_flag, ISP
No operation IPC
  STAD R WDB
1 00001 — WIR
Kopiera ack till display IPC
  LDA   konst R R
2 00010 — WIR REX
Ladda ack med konstant (8 bit) IPC WAC
IPC
AOP y = A , 00001
  LDR r, konst R R
3 00011 — WIR REX
Ladda register med konstant IPC WRG
IPC
AOP y = A , 00001
  LDA r R RRG
4 00100 rrr WIR WFL
Ladda ack   från register IPC WAC
AOP y = A , 00001
  STA r R RAC
5 00101 rrr WIR WRG
Kopiera ack till reg IPC AOP y = A , 00001
  DIN R WMR
6 00110 –0 WIR
Blockera interrupt IPC
  EIN R WMR
6 00110 –1 WIR
Tillåt interrupt IPC
  SRB   b R WBR
7 00111 –b WIR
Val av registerbank, b=0/1 styr valet av bank IPC
LDA   adr R R R SAR R
8 01000 — WIR REX REX REX
Ladda ack från minnesvariabel IPC WHA WLA WAC
IPC IPC WFL
SAR
AOP y = A
STA adr R R R SAR W
9 01001 — WIR REX REX RAC
Skriv ack till minnesvariabel IPC WHA WLA SAR
IPC IPC
LDR r,adr R R R SAR R
10 01010 rrr WIR REX REX REX
Ladda register från minnesvariabel IPC WHA WLA WFL
IPC IPC WRG
SAR
AOP y = A
    S0 S1 S1B S2 S3 S4 S5 S6 S7 S8 S9
STR r,adr R R R SAR W
11 01011 rrr WIR REX REX RRG
Skriv register till minnesvariabel IPC WHA WLA SAR
IPC IPC
LDAX   rp R RRG SKT SAR R
12 01100 rp0 WIR WHA RRG REX
Ladda minnesvariabel i ack. Adr i (register par) IPC WLA WAC
RRG WFL
WLA SAR
AOP y = A , 00001
STAX   rp R RRG SKT SAR W
13 01101 rp0 WIR WHA RRG RAC
Skriv ack till minnesvariabel. Adr i (register par) IPC WLA SAR
RTS R DSP SPA IPC
14 01110 — WIR WPC
Återhopp från subrutin IPC
  RTI R DSP RFG
15 01111 — WIR WPC 1
Återhopp från interrupt rutin IPC EIN
SPA
  JMP   adr R R R 1
16 10000 — WIR REX REX
Ovillkorlig hopp, Zero IPC WHA WPC
IPC SPA
  JSR   adr R CFG R WST R 1
17 0001 — WIR REX ISP REX
Hopp till subrutin IPC WHA WPC
IPC SPA
  JZ adr R R R 1
18 10 000 WIR REX REX
Vilkorlig hopp, zero IPC WHA WPC
IPC SPA
  JNZ adr R R R 1
19 11 000 WIR REX REX
Villkorlig hopp, not zero IPC WHA WPC
IPC SPA
  JO   adr R R R 1
18 10 001 WIR REX REX
VH-overflow IPC WHA WPC
IPC SPA
  JNO   adr R R R 1
19 11 001 WIR REX REX
Villkorlig hopp not overflow IPC WHA WPC
IPC SPA
  JNEG   adr R R R 1
18 10 001 WIR REX REX
Villkorlig hopp negativ IPC WHA WPC
IPC SPA
    S0 S1 S1B S2 S3 S4 S5 S6 S7 S8 S9
JPOS   adr R R R 1
19 11 010 WIR REX REX
Villkorlig hopp positiv IPC WHA WPC
IPC SPA
  JX1 adr R R R 1
18 10 011 WIR REX REX
Vilkorlig hopp externt1 IPC WHA WPC
IPC SPA
  JNX1 adr R R R 1
19 11 011 WIR REX REX
Villkorlig hopp not externt1 IPC WHA WPC
IPC SPA
  JX2   adr R R R 1
18 10 100 WIR REX REX
Villkorlig hopp externt2 IPC WHA WPC
IPC SPA
  JNX2   adr R R R 1
19 11 100 WIR REX REX
Villkorlig hopp not externt2 IPC WHA WPC
IPC SPA
  JX3   adr R R R 1
18 10 101 WIR REX REX
Villkorlig hopp externt3 IPC WHA WPC
IPC SPA
  JNX3   adr R R R 1
19 11 101 WIR REX REX
Villkorlig hopp not externt3 IPC WHA WPC
IPC SPA
  JX4   adr R R R 1
18 10 110 WIR REX REX
Villkorlig hopp externt4 IPC WHA WPC
IPC SPA
  JNX4   adr R R R 1
19 11 110 WIR REX REX
Villkorlig hopp externt5 IPC WHA WPC
IPC SPA
  JX5   adr R R R
18 10 111 WIR REX REX
Villkorlig hopp not externt5 IPC WHA WPC
IPC SPA
  JNX5   adr R R R 1
19 11 111 WIR REX REX
Villkorlig hopp not externt5 IPC WHA WPC
IPC SPA
  ANDA   konst R R  10000
20 0100 — WIR REX
Ack = ack AND konstant IPC AOP
WFL
WAC
IPC
    S0 S1 S1B S2 S3 S4 S5 S6 S7 S8 S9
  ORA     konst R R 11000
21 0101 — WIR REX
Ack = ack OR konstant IPC AOP
WFL
WAC
IPC
  INCA R RAC 00010
22 0110 — WIR AOP
Ack = ack +1 IPC WFL
WAC
  INCR   r R RRG 00010
23 0111 rrr WIR AOP
Reg = reg+1 IPC WFL
WRG
  DECA R RAC
24 1000 — WIR AOP  00011
Ack = ack -1 IPC WAC
WFL
  DECR r R RRG 1
25 1001 rrr WIR AOP
Reg = reg-1 IPC WFL
WRG
ADD   r R RRG 110
26 1010 rrr WIR AOP
Ack = ack+reg IPC WAC
WFL
ADD   konst R R 100
27 11011 — WIR REX
Ack = ack + konstant IPC AOP
WAC
WFL
IPC
SUB   r R RRG 111
28 11100 rrr WIR AOP
Ack = reg – ack IPC WAC
WFL
NOTA R RAC 1000
29 11101 — WIR AOP
Ack = NOT ack IPC WAC
WFL
CMP konst R R 111
30 11110 — WIR REX
Konst – ack IPC AOP
(endast flaggreg klockas) WFL
IPC
CMP r R RRG 111
31 1111 rrr WIR AOP
Reg – ack IPC WFL
(endast flaggreg klockas)

 

Leave a Reply

Your email address will not be published. Required fields are marked *

Erfaren HW- Mjukvarukonstruktör, testare, verifierare, VHDL-programmerare och administratör