CPU CORE
Alla komponenter som processorn ska bestå av kopplas ihop med strukturell VHDL enligt följande:
- Komponentdeklaration: Komponentens Entity kopieras till komponent deklaration.
- Komponentspecifikation: Komponenten specificeras för att VHDL_simulatorn hittar komponenten. Det gör man med hjälp av USE-kommandot.
- Komponentinstansiering: Kommandot ”port map” kopplar ihop deklarerade –och specificerade komponenterna.
CPU TOP
Processen är identisk med komponenten CPU_TOP. Det innebär att Entity kan liknas vid chipets pinnar och CPU_CORE är dess funktioner. Koppling mellan pinnar och CPU_CORE entity görs med strukturell VHDL.
